|
近日，中国科学院计算技术研究所的研究人员在国际电子期刊杂志上发表了一篇研究报告，基于光刻和芯粒逼近瓶颈的背景下，研究出了一种先进的 256 核大芯片！据悉，该芯片由 16 组小芯片组成，每个小芯片拥有 16 个 RISC-V 内核，均支持可编程/重配置，共计 256 核心，被命名为 “浙江”。如图下所示，“浙江” 采用可扩展的基于瓦片（tile-based）的架构，通过片上网络连接，瓦片（tile）完全对称互连，以实现彼此之间的通信。而且处理器采用统一内存系统，这意味着任何瓦片（tile）上的任何核心都可以直接访问整个处理器的内存。为了连接多个小芯片，该方案采用了芯片间（D2D）接口，该接口采用基于时分复用机制的通道共享技术进行设计。这种方法减少了芯片间信号的数量，从而最大限度地减少了 I/O 凸块和内插器布线资源的面积开销，从而可以显著降低基板设计的复杂性。小芯片终止于构建微型 I/O 焊盘的顶部金属层，“浙江” 大芯片处理器采用了中芯国际 22 nm 的 CMOS 工艺设计并制造，并采用 2.5D 中介层封装。不仅如此，中国科学院计算技术研究所还计划将这款大型芯片扩展到 1600 核心，打造一个整片晶圆大小的芯片作为一个独立的计算设备。 研究人员表示，该设计能够在单个分立器件中扩展至 100 个小芯片来实现 1600 核心的集成，过去称之为插槽，但对我们来说听起来更像系统板。 此外，中科院研究人员认为大芯片计算引擎将由超过 1 万亿个晶体管组成，占据数千平方毫米的总面积，采用小芯片封装或计算和存储块的晶圆级集成。 研究表示，“大芯片” 一词是指面积大于目前最先进光刻机最大曝光面积的芯片，这种类型的芯片通常还具有大量晶体管，并使用半导体制造技术来实现。 大芯片有两个特点，首先就是面积太大，突破了光刻机发展的限制；其次，大芯片由多个功能芯片组成，需要使用几种新兴的半导体制造技术将预制芯片集成到其中。 2019 年，美国半导体公司 [color=var(--weui-LINK)][url=]Cerebras Systems[/url] 发布了世界最大芯片 “Wafer Scale Engine”，是一个晶圆大小的 AI 处理器，妥妥的晶圆级芯片。 是一个面积为 46225mm² 的正方形芯片，包含 1.2 万亿个晶体管、40 万个 AI 核心、18GB SRAM 缓存、9PB/s 内存带宽、100Pb/s 互连带宽，功耗也达 15 千瓦。 采用了台积电 16nm 工艺制造，美国匹兹堡超级计算机中心（PSC）及美国国家科学基金会（NSF）的采购价为 200 万美金（当前约合人民币 1428 万）。 总的来说，光刻机甚至摩尔定律逐渐逼近瓶颈，通过晶体管微缩实现高性能芯片变得越来越具有挑战性。中科院的研究表明，增加芯片面积以集成更多晶体管已成为提升性能必不可少的手段。 然而，由于最大掩模版面积、成本和制造良率等限制，芯片面积无法持续增大，遇到了所谓的 “面积墙”。本次研究人员对区域壁进行了详细分析，并提出了这种实用的解决方案——大芯片。 中科院的研究人员认为，“大芯片” 的前景除了提高计算能力外，还将促进新颖设计方法的发展，近存计算和光电计算将是重要的研究方向。 值得一提的是，大芯片虽然可以实现强大的计算能力，但仍面临良率、散热和性能等主要挑战。因此，不仅设计成本和良率是亟待解决的问题，冷却系统和低功耗设计也至关重要。最后，研究人员还表示大芯片设计中的任务映射和设计空间探索实施起来也具有挑战性。
| 
私信
